设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › CPLDFPGA常用模块与综合系统设计实例精讲程序 ...

1 2 3 4 567 / 7 页下一页

返回列表发新帖

楼主: sunqf2004

CPLDFPGA常用模块与综合系统设计实例精讲程序

发表于 2013-5-1 21:06:41 | 显示全部楼层

这本书还不错，可惜只是vhdl的。。。。

回复支持反对

发表于 2013-5-2 09:14:49 | 显示全部楼层

顶啊~~~~~~~~~~~~~~~~~

回复支持反对

发表于 2013-5-2 10:50:45 | 显示全部楼层

怪不得这么小，原来就是vhdl代码……

回复支持反对

发表于 2013-5-3 20:40:29 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2013-5-3 21:08:21 | 显示全部楼层

CPLD上用VHDL多还是Verilog多？

回复支持反对

发表于 2013-5-6 17:15:45 | 显示全部楼层

回复 1# sunqf2004

多谢了啊!

回复支持反对

发表于 2013-8-17 14:41:14 | 显示全部楼层

很不错的资料顶起来~~~~~

回复支持反对

发表于 2013-8-17 19:47:33 | 显示全部楼层

是verilog，还是vHDL?

回复支持反对

发表于 2014-3-11 22:22:24 | 显示全部楼层

回复支持反对

发表于 2014-3-15 19:45:58 | 显示全部楼层

回复支持反对

1 2 3 4 567 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 13:06 , Processed in 0.159945 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表