设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › USB2.0的IP核（详细verilog源码和文档）

1 ... 28 29 30 313233 34 35 36 ... 39 / 39 页下一页

返回列表发新帖

楼主: whil_rin

USB2.0的IP核（详细verilog源码和文档）

发表于 2014-3-21 20:51:06 | 显示全部楼层

看看先

回复支持反对

发表于 2014-3-22 20:02:00 | 显示全部楼层

先看看吧

回复支持反对

发表于 2014-3-22 23:23:16 | 显示全部楼层

看看先~~~

回复支持反对

发表于 2014-3-24 21:54:41 | 显示全部楼层

这个代码是经过验证的吗？貌似里面没有验证代码啊？

回复支持反对

发表于 2014-3-26 15:10:57 | 显示全部楼层

顶一个

回复支持反对

发表于 2014-3-26 15:12:10 | 显示全部楼层

顶一下

回复支持反对

发表于 2014-10-20 21:50:58 | 显示全部楼层

感谢分享！

回复支持反对

发表于 2014-10-21 09:21:27 | 显示全部楼层

好，不错~~~~~~~~

回复支持反对

发表于 2014-10-21 15:42:52 | 显示全部楼层

初学者很需要这些代码！

回复支持反对

发表于 2014-10-28 10:36:10 | 显示全部楼层

正有此意去写这个IP，不过后续是做什么？求个高级的指导。

回复支持反对

1 ... 28 29 30 313233 34 35 36 ... 39 / 39 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 00:47 , Processed in 0.147864 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表