设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › USB2.0的IP核（详细verilog源码和文档）
1 ...282930313233343536... 39下一页
返回列表 发新帖
楼主: whil_rin

USB2.0的IP核（详细verilog源码和文档）

[复制链接]
amhere
发表于 2014-1-14 10:14:47 | 显示全部楼层
回复 1# whil_rin


   赞
回复 支持 反对

举报

plaserjet
发表于 2014-1-14 14:06:53 | 显示全部楼层
这个是opencores网站的开源工程吧
回复 支持 反对

举报

onekiss_715
发表于 2014-1-15 21:35:58 | 显示全部楼层
还不错
回复 支持 反对

举报

fkrhenryolanga
发表于 2014-1-16 16:12:56 | 显示全部楼层
thnks
回复 支持 反对

举报

jimcmwang
发表于 2014-1-24 12:08:09 | 显示全部楼层
USB2.0的IP核（详细verilog源码和文档）
回复 支持 反对

举报

zhuangzp
发表于 2014-1-24 14:09:39 | 显示全部楼层
ipcorｅ啊收藏。。。
回复 支持 反对

举报

paul21st
发表于 2014-1-25 16:04:17 | 显示全部楼层
xiankankan
回复 支持 反对

举报

navis13
发表于 2014-2-8 14:21:02 | 显示全部楼层
thx for sharing!!
I'll have a look!
回复 支持 反对

举报

nawangdianzi
发表于 2014-2-9 13:42:25 | 显示全部楼层
好东西要大家分享，和谐社会啊！！
回复 支持 反对

举报

学晋
发表于 2014-3-21 20:51:06 | 显示全部楼层
看看先
回复 支持 反对

举报

下一页 »
1 ...282930313233343536... 39下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 20:30 , Processed in 0.136390 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表