设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › USB2.0的IP核（详细verilog源码和文档）

1 ... 21 22 23 242526 27 28 29 ... 39 / 39 页下一页

返回列表发新帖

楼主: whil_rin

USB2.0的IP核（详细verilog源码和文档）

发表于 2012-2-27 21:59:39 | 显示全部楼层

好东西多谢分享啊～～～

回复支持反对

发表于 2012-2-28 16:59:24 | 显示全部楼层

谢谢楼主分享呀

回复支持反对

发表于 2012-2-29 16:20:03 | 显示全部楼层

看起来不错啊多谢分享

回复支持反对

发表于 2012-3-2 10:10:58 | 显示全部楼层

顶顶顶顶顶顶顶顶顶顶顶

回复支持反对

发表于 2012-3-17 00:51:25 | 显示全部楼层

谢谢！

回复支持反对

发表于 2012-3-18 19:32:51 | 显示全部楼层

稀饭稀饭，很好的资源啊。

回复支持反对

发表于 2012-3-20 21:31:02 | 显示全部楼层

kankankanaknakn

回复支持反对

richardxingxing

发表于 2012-3-21 13:17:05 | 显示全部楼层

多谢楼主共享

回复支持反对

发表于 2012-3-21 15:05:14 | 显示全部楼层

观摩一下代码

回复支持反对

发表于 2012-3-25 18:13:28 | 显示全部楼层

不错不错

回复支持反对

1 ... 21 22 23 242526 27 28 29 ... 39 / 39 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-11 10:03 , Processed in 0.144702 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表