设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › USB2.0的IP核（详细verilog源码和文档）

1 ... 16 17 18 192021 22 23 24 ... 39 / 39 页下一页

返回列表发新帖

楼主: whil_rin

USB2.0的IP核（详细verilog源码和文档）

发表于 2011-4-12 14:39:54 | 显示全部楼层

先看看，谢谢楼主

回复支持反对

段长江深大

发表于 2011-4-21 17:44:33 | 显示全部楼层

先学习学习

回复支持反对

发表于 2011-4-22 09:04:13 | 显示全部楼层

应该开一个usb3.0的板块，那位高手带个头。

回复支持反对

发表于 2011-4-23 02:02:42 | 显示全部楼层

正需要，谢谢楼主

回复支持反对

发表于 2011-4-23 17:10:48 | 显示全部楼层

很好good tip

回复支持反对

发表于 2011-4-23 17:30:10 | 显示全部楼层

这个是个好东西，不知道有人用成功这个IP没呢？

回复支持反对

发表于 2011-4-23 20:34:38 | 显示全部楼层

收藏了。。。

回复支持反对

发表于 2011-4-25 14:41:01 | 显示全部楼层

thanks!!!!!!!

回复支持反对

发表于 2011-4-25 14:44:41 | 显示全部楼层

opencore ...

回复支持反对

发表于 2011-4-25 19:02:37 | 显示全部楼层

回复 1# whil_rin

受教了，谢谢

回复支持反对

1 ... 16 17 18 192021 22 23 24 ... 39 / 39 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 18:04 , Processed in 0.138920 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表