设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 低相噪、低杂波数字锁相环路滤波器的设计 ...

12 / 2 页

返回列表发新帖

楼主: huanjian1987

低相噪、低杂波数字锁相环路滤波器的设计

发表于 2010-11-20 11:21:06 | 显示全部楼层

不错的东西啊，谢谢

回复支持反对

发表于 2010-12-9 14:51:54 | 显示全部楼层

回复 1# huanjian1987

正好在进行数字锁相环方面的研究，希望有所帮助，谢谢分享

回复支持反对

发表于 2011-4-10 15:50:25 | 显示全部楼层

好东西，顶一个

回复支持反对

发表于 2011-4-10 21:26:02 | 显示全部楼层

感謝分享
下來看看

回复支持反对

发表于 2011-8-22 14:07:57 | 显示全部楼层

谢谢，好东西

回复支持反对

发表于 2011-8-26 21:32:58 | 显示全部楼层

好东西谢谢

回复支持反对

发表于 2011-8-26 22:31:08 | 显示全部楼层

谢谢分享。

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 15:41 , Processed in 0.129132 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表