设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《2009 snug第一名》SystemVerilog Assertions - Design ...

1 ... 3 4 5 6 789 10 11 12 ... 13 / 13 页下一页

返回列表发新帖

楼主: clarkkevin

《2009 snug第一名》SystemVerilog Assertions - Design Tricks and SVA Bind Files

发表于 2010-9-21 14:47:38 | 显示全部楼层

questasim

回复支持反对

发表于 2010-9-23 15:49:51 | 显示全部楼层

这玩意儿应该用处挺大的哦

回复支持反对

发表于 2010-9-27 22:56:55 | 显示全部楼层

回复 1# clarkkevin
看看有什么新的idea可以实现的

回复支持反对

发表于 2010-10-21 21:54:32 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-10-21 22:22:34 | 显示全部楼层

谢谢分享 good

回复支持反对

发表于 2010-11-19 00:27:01 | 显示全部楼层

回复支持反对

发表于 2010-11-27 02:09:20 | 显示全部楼层

thanks

回复支持反对

发表于 2010-11-27 09:17:58 | 显示全部楼层

eetop.cn_FPGA系统设计与实践

回复支持反对

发表于 2010-11-28 14:31:47 | 显示全部楼层

下了，谢谢！！！

回复支持反对

发表于 2010-12-8 15:57:28 | 显示全部楼层

楼主提供的东西很有水平

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 05:52 , Processed in 0.149243 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表