在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: prguo

有关乘法器、加法器的问题

[复制链接]
发表于 2011-12-14 22:27:11 | 显示全部楼层
主要就是延迟问题
发表于 2011-12-20 17:42:20 | 显示全部楼层
除非你有特殊需求或者对加法器研究非常深入,否则你一定干不过合成软体。
发表于 2011-12-21 01:17:51 | 显示全部楼层
除非有特别需求自己做乘法器,不然就直接根据制程选择工艺库里面的乘法器就行了,就像加法器一样,一般不需要你单独做一个加法器,都是台积电的基本单元,不存在软体怎么合成的问题。
发表于 2014-6-8 09:46:20 | 显示全部楼层
学习了~。。
发表于 2018-11-28 18:35:19 | 显示全部楼层
学习中。。。。
发表于 2023-3-20 02:56:39 | 显示全部楼层

多谢分享
发表于 2023-3-31 11:29:29 | 显示全部楼层
BOOTH编码在FPGA里真不一定好使,因为FPGA底层实现的原理和ASIC不同,用SRAM查找表实现逻辑门和ASIC一个门一个门的搭差别很大,FPGA里怎么写也不可能写的过硬核的。
发表于 2023-4-1 13:14:41 | 显示全部楼层
直接写+*比较好,这是非常成熟经典的结构,综合器可以做得更好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-10 13:01 , Processed in 0.093666 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表