设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 用formality验证失败,怎样debug！！！

1 23 / 3 页

返回列表发新帖

楼主: hopeman

用formality验证失败,怎样debug！！！

发表于 2025-3-18 17:58:37 | 显示全部楼层

mingxing00 发表于 2014-1-16 15:34
遇到相同的问题了，输入时1，经过latch输出就变成0了~~
还有formality check遇见unmatch中类型为DFF0X，这 ...

DFF0X大概率是因为工具优化代码时，会把一些DFF的输入优化成0，此时逻辑链断了，工具就match不到该DFF了。

回复支持反对

1 23 / 3 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 07:15 , Processed in 0.097027 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表