设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › CMOS PLL calibration techniques

1 2 345 / 5 页下一页

返回列表发新帖

楼主: prof3

[资料] CMOS PLL calibration techniques

发表于 2014-5-24 16:32:22 | 显示全部楼层

非常感谢提供！

回复支持反对

发表于 2014-5-27 20:53:19 | 显示全部楼层

很值得參考,謝謝!!!

回复支持反对

发表于 2019-11-6 15:09:40 | 显示全部楼层

正好看看. 谢谢lz

回复支持反对

发表于 2019-11-6 15:28:50 | 显示全部楼层

谢谢

回复支持反对

发表于 2019-11-6 20:01:59 | 显示全部楼层

good PLL data ~!!

回复支持反对

发表于 2020-1-19 16:24:06 | 显示全部楼层

回复支持反对

发表于 2020-3-14 19:18:53 | 显示全部楼层

Thanks

回复支持反对

发表于 2020-5-29 23:22:04 | 显示全部楼层

谢谢

回复支持反对

发表于 2020-5-30 03:44:42 | 显示全部楼层

zwtang 发表于 2009-3-21 13:40
PLL AFC算法建议看下面这篇经典文章
A Sigma Delta fractional-N frequency synthesizer using a wide-band ...

thanks

回复支持反对

发表于 2020-5-30 17:12:35 | 显示全部楼层

Good.

回复支持反对

1 2 345 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 18:20 , Processed in 0.140496 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表