设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 如何写好状态机

返回列表发新帖

查看: 1556|回复: 1

如何写好状态机

发表于 2009-3-19 22:45:20 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

状态机是逻辑设计的重要内容，状态机的设计水平直接反应工程师的逻辑功底，所以许
多公司的硬件和逻辑工程师面试中，状态机设计几乎是必选题目。

工程师, 设计

如何写好状态机.pdf

332.18 KB, 下载次数: 6 , 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

发表于 2009-3-20 00:38:12 | 显示全部楼层

eetop

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 22:05 , Processed in 0.111314 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表