设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 一个ASIC设计流程实例（简洁经典）

1 ... 23 24 25 262728 29 30 31 ... 33 / 33 页下一页

返回列表发新帖

楼主: sigmay

一个ASIC设计流程实例（简洁经典）

发表于 2013-3-4 22:35:24 | 显示全部楼层

支持你哦，谢谢。

回复支持反对

发表于 2013-3-4 22:45:31 | 显示全部楼层

非常好，对我很有用

回复支持反对

发表于 2013-3-4 23:12:01 | 显示全部楼层

感谢分享，我回复就是想要信元，下东西

回复支持反对

发表于 2013-3-5 11:34:49 | 显示全部楼层

很不错，谢谢

回复支持反对

发表于 2013-4-6 14:26:58 | 显示全部楼层

要是基于verilog的vcs+dc+pt+asrto就更棒了

回复支持反对

发表于 2013-4-7 22:25:09 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2013-4-8 00:55:14 | 显示全部楼层

下来学习一下谢谢

回复支持反对

发表于 2013-4-8 09:55:39 | 显示全部楼层

又是好东西。要下载看下。

回复支持反对

发表于 2013-4-8 11:22:05 | 显示全部楼层

不错，下来看看

回复支持反对

发表于 2013-4-10 19:25:26 | 显示全部楼层

谢谢楼主分享！！

回复支持反对

1 ... 23 24 25 262728 29 30 31 ... 33 / 33 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 11:43 , Processed in 0.132729 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表