设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 一个ASIC设计流程实例（简洁经典）

1 ... 8 9 10 111213 14 15 16 ... 33 / 33 页下一页

返回列表发新帖

楼主: sigmay

一个ASIC设计流程实例（简洁经典）

发表于 2010-4-21 13:16:57 | 显示全部楼层

bucuo

回复支持反对

发表于 2010-4-23 22:41:45 | 显示全部楼层

thanks

回复支持反对

发表于 2010-4-23 22:47:59 | 显示全部楼层

THANKS

回复支持反对

发表于 2010-4-23 23:22:55 | 显示全部楼层

不错，推荐

回复支持反对

发表于 2010-4-26 10:24:14 | 显示全部楼层

VHDL版本

回复支持反对

发表于 2010-4-26 17:03:39 | 显示全部楼层

谢谢，非常不错

回复支持反对

发表于 2010-4-26 17:59:56 | 显示全部楼层

很好的分享 1# sigmay

回复支持反对

发表于 2010-5-3 23:23:26 | 显示全部楼层

值得看看

回复支持反对

发表于 2010-5-5 15:32:02 | 显示全部楼层

不错，还行。

回复支持反对

发表于 2010-5-5 15:47:43 | 显示全部楼层

看看哦,好象还不错的.

回复支持反对

1 ... 8 9 10 111213 14 15 16 ... 33 / 33 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 14:09 , Processed in 0.046036 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表