设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA_CPLD数字电路设计经验分享
返回列表 发新帖
查看: 2073|回复: 7

FPGA_CPLD数字电路设计经验分享

[复制链接]
wongwonder
发表于 2009-3-10 19:58:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
FPGA_CPLD数字电路设计经验分享,

FPGA_CPLD数字电路设计经验分享.rar

470.78 KB, 下载次数: 22 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复

举报

159357258
发表于 2009-3-11 00:51:03 | 显示全部楼层
meirending?>
回复 支持 反对

举报

njgwx
发表于 2009-3-11 19:50:38 | 显示全部楼层
DING DING DING !!!
回复 支持 反对

举报

oli
发表于 2009-3-11 20:25:23 | 显示全部楼层
dddddddddddddddddddddddddddddddd
回复 支持 反对

举报

monker0007
发表于 2009-3-13 15:26:17 | 显示全部楼层
谢谢 。。。
回复 支持 反对

举报

jipeng1002004
发表于 2009-3-13 19:46:05 | 显示全部楼层
顶顶顶！！！！！！！！！！！
回复 支持 反对

举报

yangjue518
发表于 2009-5-27 13:54:11 | 显示全部楼层
98等等等等顶
回复 支持 反对

举报

sphinxing
发表于 2009-5-27 14:27:46 | 显示全部楼层
学习学习
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 18:59 , Processed in 0.135618 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表