设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FFT Verilog RTL 经过测试与Altera FFT IP相当

1 ... 8 9 10 111213 14 15 16 ... 37 / 37 页下一页

返回列表发新帖

楼主: obama_wang

FFT Verilog RTL 经过测试与Altera FFT IP相当

发表于 2009-11-26 20:30:37 | 显示全部楼层

thanks for your sharing

回复支持反对

发表于 2009-11-27 01:26:54 | 显示全部楼层

感恩啦，感恩

回复支持反对

发表于 2009-12-3 16:02:57 | 显示全部楼层

dddddddddddddddddd

回复支持反对

发表于 2009-12-3 16:03:59 | 显示全部楼层

ddddddddddddd

回复支持反对

发表于 2009-12-3 18:37:12 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2009-12-4 10:22:08 | 显示全部楼层

非常感谢您的分享

回复支持反对

发表于 2009-12-4 13:58:15 | 显示全部楼层

dfhdfhdfh

回复支持反对

发表于 2009-12-5 16:29:04 | 显示全部楼层

thanks a lot~~

回复支持反对

发表于 2009-12-5 16:55:04 | 显示全部楼层

thansk a lot~~

回复支持反对

发表于 2009-12-5 20:02:59 | 显示全部楼层

这么好的东西大家不要将他陈下去啊

回复支持反对

1 ... 8 9 10 111213 14 15 16 ... 37 / 37 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 12:25 , Processed in 0.130201 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表