设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 夏宇闻-systemVerilog快速入门PPT

1 ... 19 20 21 222324 25 26 27 ... 40 / 40 页下一页

返回列表发新帖

楼主: 635bmm

夏宇闻-systemVerilog快速入门PPT

发表于 2011-7-28 18:09:45 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2011-8-4 15:41:47 | 显示全部楼层

回复 1# 635bmm

thanks

回复支持反对

发表于 2011-8-5 17:08:51 | 显示全部楼层

xiexie

回复支持反对

发表于 2011-8-5 22:15:22 | 显示全部楼层

enen,刚好学学什么是system v

回复支持反对

发表于 2011-8-6 23:20:24 | 显示全部楼层

终于找到个简单点的入门教程了

回复支持反对

发表于 2011-8-6 23:41:19 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-8-7 13:28:05 | 显示全部楼层

thx for sharing

回复支持反对

发表于 2011-8-7 15:52:11 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-8-7 21:34:12 | 显示全部楼层

只有一个包吗？小了点吧。下来看看。

回复支持反对

发表于 2011-8-8 15:35:08 | 显示全部楼层

不错，感谢，好人啊

回复支持反对

1 ... 19 20 21 222324 25 26 27 ... 40 / 40 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 23:10 , Processed in 0.145881 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表