设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VHDL的test bench 基本写法

1 234 5 6 / 6 页下一页

返回列表发新帖

楼主: ray1

VHDL的test bench 基本写法

发表于 2009-9-3 09:16:48 | 显示全部楼层

3q3q3q3q

回复支持反对

发表于 2009-9-8 14:53:07 | 显示全部楼层

好久不用，都不知道怎么写了

回复支持反对

发表于 2009-9-8 15:48:50 | 显示全部楼层

感謝樓主熱心分享

回复支持反对

发表于 2009-12-21 14:29:27 | 显示全部楼层

EETOP真强，搜到这么多想要的资料 1# ray1

回复支持反对

发表于 2009-12-21 15:36:02 | 显示全部楼层

thank you very much

回复支持反对

发表于 2010-1-8 11:19:28 | 显示全部楼层

谢谢啊··谢谢啊··谢谢啊··

回复支持反对

发表于 2010-1-13 00:05:39 | 显示全部楼层

这个基本的有点离谱了

回复支持反对

发表于 2010-4-27 15:23:35 | 显示全部楼层

不会VHDL的testbench写法的

回复支持反对

发表于 2010-4-27 15:32:00 | 显示全部楼层

谢谢了，顶一下的！

回复支持反对

发表于 2010-6-9 15:42:52 | 显示全部楼层

thx.........

回复支持反对

1 234 5 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:24 , Processed in 0.138245 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表