设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog 语言简介极品中文资料

1 23 / 3 页

返回列表发新帖

楼主: shiy-2008

SystemVerilog 语言简介极品中文资料

发表于 2011-7-14 23:20:23 | 显示全部楼层

kankan,thanks a lot!

回复支持反对

发表于 2012-4-3 22:47:21 | 显示全部楼层

呵呵看看希望不是用老东西上来忽悠

回复支持反对

发表于 2012-4-6 09:34:46 | 显示全部楼层

下来看看

回复支持反对

发表于 2012-4-9 11:43:54 | 显示全部楼层

回复 1# shiy-2008

学习中

回复支持反对

发表于 2012-4-10 13:42:00 | 显示全部楼层

回复 1# shiy-2008

现在我们全面转成sv了

回复支持反对

1 23 / 3 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 14:02 , Processed in 0.062502 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表