设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › ahb总线sdram控制器设计verilog源码及文档

1 ... 5 6 7 8 91011 12 13 / 13 页下一页

返回列表发新帖

楼主: wisewater

ahb总线sdram控制器设计verilog源码及文档

发表于 2015-2-8 01:41:06 | 显示全部楼层

感谢分享

回复支持反对

发表于 2015-6-8 17:30:45 | 显示全部楼层

好东西就要顶。

回复支持反对

发表于 2016-4-9 09:15:12 | 显示全部楼层

还不错，谢谢了

回复支持反对

发表于 2016-4-15 12:46:22 | 显示全部楼层

值得学习!

回复支持反对

发表于 2017-9-22 13:33:35 | 显示全部楼层

學習一下，正好需要study一下

回复支持反对

发表于 2017-9-22 13:54:28 | 显示全部楼层

回复 1# wisewater

thanks

回复支持反对

发表于 2017-9-22 20:22:18 | 显示全部楼层

来，看看

回复支持反对

发表于 2017-10-2 17:45:07 | 显示全部楼层

正好最近要學習這樣的技術，感謝分享喔。

回复支持反对

发表于 2017-10-22 21:27:57 | 显示全部楼层

好好好

回复支持反对

发表于 2018-3-28 23:31:47 | 显示全部楼层

vkhvkh jhvhbohu

回复支持反对

1 ... 5 6 7 8 91011 12 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 17:48 , Processed in 0.121992 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表