设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 数字通信论坛 › 通信技术 › 通信技术资料区 › Design of Monolithic Phase-Locked Loops and Clock Re ...

1 2 3 456 7 8 9 10 ... 28 / 28 页下一页

返回列表发新帖

楼主: serene

Design of Monolithic Phase-Locked Loops and Clock Recovery Circuits-A Tutorial

发表于 2006-12-20 18:51:34 | 显示全部楼层

回复 #1 serene 的帖子

很好，謝謝！

回复支持反对

发表于 2006-12-21 10:43:00 | 显示全部楼层

Is this a paper or a book? thanks anyway

回复支持反对

发表于 2007-1-30 08:32:12 | 显示全部楼层

good, I am just looking for it

回复支持反对

发表于 2007-1-30 08:35:12 | 显示全部楼层

thanks

回复支持反对

发表于 2007-2-11 05:52:23 | 显示全部楼层

回复 #2 serene 的帖子

thanks.

回复支持反对

发表于 2007-2-11 08:29:49 | 显示全部楼层

hen hao

回复支持反对

发表于 2007-2-11 11:58:13 | 显示全部楼层

xiexie !!!

回复支持反对

发表于 2007-2-16 10:45:27 | 显示全部楼层

這一個是經典
一定要收藏

回复支持反对

发表于 2007-2-20 14:52:21 | 显示全部楼层

Thank you for the scan

Thank you for the scan and your work!

回复支持反对

发表于 2007-2-20 14:55:34 | 显示全部楼层

good good

good good

回复支持反对

1 2 3 456 7 8 9 10 ... 28 / 28 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 21:24 , Processed in 0.115422 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表