手机号码,快捷登录
您需要 登录 才可以下载或查看,没有账号?注册
FPGA Prototyping by Verilog Examples.part1.rar
2008-12-19 14:06 上传
点击文件名下载附件
2.86 MB, 下载次数: 28 , 下载积分: 资产 -1 信元, 下载支出 1 信元
FPGA Prototyping by Verilog Examples.part2.rar
举报
FPGA Prototyping by Verilog Examples.part3.rar
2008-12-19 14:50 上传
2.86 MB, 下载次数: 26 , 下载积分: 资产 -1 信元, 下载支出 1 信元
FPGA Prototyping by Verilog Examples.part4.rar
2.86 MB, 下载次数: 27 , 下载积分: 资产 -1 信元, 下载支出 1 信元
FPGA Prototyping by Verilog Examples.part5.rar
2008-12-19 14:59 上传
FPGA Prototyping by Verilog Examples.part6.rar
2.12 MB, 下载次数: 33 , 下载积分: 资产 -1 信元, 下载支出 1 信元
Digital VLSI Design with Verilog.part1.rar
2008-12-19 15:09 上传
2.86 MB, 下载次数: 36 , 下载积分: 资产 -1 信元, 下载支出 1 信元
Digital VLSI Design with Verilog.part2.rar
Digital VLSI Design with Verilog.part3.rar
2008-12-19 15:19 上传
2.86 MB, 下载次数: 25 , 下载积分: 资产 -1 信元, 下载支出 1 信元
Digital VLSI Design with Verilog.part4.rar
2.86 MB, 下载次数: 23 , 下载积分: 资产 -1 信元, 下载支出 1 信元
Digital VLSI Design with Verilog.part5.rar
2008-12-19 15:25 上传
Digital VLSI Design with Verilog.part6.rar
302.58 KB, 下载次数: 25 , 下载积分: 资产 -1 信元, 下载支出 1 信元
verilog_HDL卡梅隆大学讲义.pdf
2008-12-20 12:15 上传
294.37 KB, 下载次数: 13 , 下载积分: 资产 -1 信元, 下载支出 1 信元
Verilog-HDL编写规范(全).pdf
2008-12-20 12:18 上传
365 KB, 下载次数: 30 , 下载积分: 资产 -1 信元, 下载支出 1 信元
(Ewiley) Design Through Verilog Hdl.pdf
2008-12-20 12:22 上传
1.87 MB, 下载次数: 35 , 下载积分: 资产 -1 信元, 下载支出 1 信元
(Kluwer) Principles of Verifiable RTL Design (2nd Ed).pdf
2008-12-20 12:40 上传
3.94 MB, 下载次数: 31 , 下载积分: 资产 -1 信元, 下载支出 1 信元
本版积分规则 发表回复 回帖后跳转到最后一页
手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-5-26 06:38 , Processed in 0.166251 second(s), 6 queries , Gzip On, Redis On.