设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › cadence版图设计教程和仿真教程

1 ... 45 46 47 484950 51 52 53 ... 63 / 63 页下一页

返回列表发新帖

楼主: kongchau

cadence版图设计教程和仿真教程

发表于 2010-6-1 21:07:45 | 显示全部楼层

good material

回复支持反对

发表于 2010-6-24 19:38:37 | 显示全部楼层

不错，要是有中文版的就更好了

回复支持反对

发表于 2010-6-25 21:57:56 | 显示全部楼层

1# kongchau thank you very much

回复支持反对

发表于 2010-6-25 21:59:09 | 显示全部楼层

1# kongchau thanks

回复支持反对

发表于 2010-6-25 22:14:46 | 显示全部楼层

1# kongchau suitable for beginner

回复支持反对

发表于 2010-6-26 13:51:05 | 显示全部楼层

真的是收益匪浅啊

回复支持反对

发表于 2010-6-26 13:54:25 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2010-6-26 14:32:13 | 显示全部楼层

thanks

回复支持反对

发表于 2010-6-26 22:55:14 | 显示全部楼层

谢谢分享。

回复支持反对

发表于 2010-7-12 22:36:22 | 显示全部楼层

谢谢！

回复支持反对

1 ... 45 46 47 484950 51 52 53 ... 63 / 63 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-25 02:45 , Processed in 0.115562 second(s), 4 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表