设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › cadence版图设计教程和仿真教程

1 ... 17 18 19 202122 23 24 25 ... 64 / 64 页下一页

返回列表发新帖

楼主: kongchau

cadence版图设计教程和仿真教程

发表于 2009-6-22 14:34:46 | 显示全部楼层

哦，美国的？好好学习下了，呵呵

回复支持反对

发表于 2009-6-22 15:42:15 | 显示全部楼层

不错
谢谢
！！！！！！！

回复支持反对

发表于 2009-6-22 21:23:56 | 显示全部楼层

thanks!

回复支持反对

发表于 2009-6-23 10:07:48 | 显示全部楼层

好東西!!!頂

回复支持反对

发表于 2009-6-23 14:35:36 | 显示全部楼层

fsgsdfgsdfdfhwerfdbvcafdgdsfgfd

回复支持反对

发表于 2009-6-27 20:42:43 | 显示全部楼层

haha ,好东西，谢谢分享！

回复支持反对

发表于 2009-6-30 11:48:09 | 显示全部楼层

值得学习

回复支持反对

发表于 2009-6-30 15:48:37 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2009-7-1 16:15:36 | 显示全部楼层

goog papers, htnaks

回复支持反对

发表于 2009-7-2 14:10:23 | 显示全部楼层

谢谢共享

回复支持反对

1 ... 17 18 19 202122 23 24 25 ... 64 / 64 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-17 23:28 , Processed in 0.127486 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表