设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › PLL Layout

1 234 5 6 7 8 9 10 ... 21 / 21 页下一页

返回列表发新帖

楼主: avinash_slv

PLL Layout

发表于 2009-3-27 10:19:37 | 显示全部楼层

xiexie

回复支持反对

发表于 2009-4-15 12:34:59 | 显示全部楼层

好像下载过的

回复支持反对

发表于 2009-6-29 18:54:59 | 显示全部楼层

thanks.

回复支持反对

发表于 2009-6-30 01:27:23 | 显示全部楼层

PLL是敏感的的電路要非常小心

回复支持反对

发表于 2009-6-30 17:18:24 | 显示全部楼层

很实用,谢谢!

回复支持反对

发表于 2009-6-30 18:17:34 | 显示全部楼层

是 FPGA PLL 的 Layout 指导么？
不知道好不好。

回复支持反对

发表于 2009-6-30 20:01:31 | 显示全部楼层

多谢分享，学习中

回复支持反对

发表于 2009-6-30 21:08:48 | 显示全部楼层

謝謝分享!

回复支持反对

发表于 2009-6-30 21:13:21 | 显示全部楼层

謝謝分享!

回复支持反对

发表于 2009-9-8 16:41:19 | 显示全部楼层

看不到啊

看不到啊看不到啊

回复支持反对

1 234 5 6 7 8 9 10 ... 21 / 21 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-10 01:24 , Processed in 0.088793 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表