设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog编码规范——华为内部资料

1 ... 3 4 5 6 789 10 11 12 ... 20 / 20 页下一页

返回列表发新帖

楼主: daiwei88

verilog编码规范——华为内部资料

发表于 2009-11-19 14:50:19 | 显示全部楼层

多谢楼主，以后传更好的资料上来！

回复支持反对

发表于 2009-11-19 16:45:27 | 显示全部楼层

密码是多少啊？

回复支持反对

发表于 2009-11-22 14:56:30 | 显示全部楼层

好贴，支持！

回复支持反对

发表于 2009-11-22 14:57:58 | 显示全部楼层

看看啊

回复支持反对

发表于 2009-12-7 08:54:41 | 显示全部楼层

该资料不对

回复支持反对

发表于 2009-12-7 09:22:33 | 显示全部楼层

非常感谢！

回复支持反对

发表于 2009-12-7 10:50:28 | 显示全部楼层

谢谢，下载看看

回复支持反对

发表于 2009-12-9 16:35:57 | 显示全部楼层

非常感谢~！！！

回复支持反对

发表于 2009-12-9 16:47:57 | 显示全部楼层

好东西，学习

回复支持反对

发表于 2009-12-9 17:00:53 | 显示全部楼层

不错不错~~~~~~~~~~~~~~·
非常感谢

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 20 / 20 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 17:06 , Processed in 0.138397 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表