设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog编码规范——华为内部资料

1 ... 11 12 13 141516 17 18 19 ... 20 / 20 页下一页

返回列表发新帖

楼主: daiwei88

verilog编码规范——华为内部资料

发表于 2013-3-11 23:34:10 | 显示全部楼层

好东西，就是有点老了，01年的

回复支持反对

发表于 2013-3-12 00:25:04 | 显示全部楼层

顶，很给力！

回复支持反对

隔壁村的酱油

发表于 2014-1-6 16:25:46 | 显示全部楼层

瞧一瞧

回复支持反对

发表于 2014-6-5 14:33:55 | 显示全部楼层

学习下。

回复支持反对

发表于 2014-7-25 22:37:09 | 显示全部楼层

学习学习，呵呵

回复支持反对

发表于 2014-7-26 09:30:48 | 显示全部楼层

学习学习

回复支持反对

发表于 2014-8-4 17:37:33 | 显示全部楼层

简单明了的资料

回复支持反对

发表于 2014-8-4 21:18:01 | 显示全部楼层

学习了

回复支持反对

发表于 2014-11-9 05:28:16 | 显示全部楼层

回复 1# daiwei88
这个和海思的有区别吗？

回复支持反对

发表于 2014-11-9 05:29:15 | 显示全部楼层

和海思的有区别吗？

回复支持反对

1 ... 11 12 13 141516 17 18 19 ... 20 / 20 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-10 02:41 , Processed in 0.141244 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表