设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › SpectreVerilog模数混仿ADC

1 ... 7 8 9 101112 13 14 15 ... 30 / 30 页下一页

返回列表发新帖

楼主: zhaoyc

SpectreVerilog模数混仿ADC

发表于 2010-1-19 10:19:26 | 显示全部楼层

3qu~~~

回复支持反对

使用道具举报

发表于 2010-1-23 00:29:47 | 显示全部楼层

！谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-1-23 14:20:10 | 显示全部楼层

射频集成电路与系统

回复支持反对

使用道具举报

发表于 2010-1-24 09:28:00 | 显示全部楼层

VerilogA吧？

回复支持反对

使用道具举报

发表于 2010-1-26 10:30:47 | 显示全部楼层

谢谢，学习中。。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-1-26 10:47:41 | 显示全部楼层

need more contents

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-1-26 23:29:32 | 显示全部楼层

希望学习一下

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-1-29 17:36:30 | 显示全部楼层

maybe it can be used in fractional_N pll simulation

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-2-1 13:29:37 | 显示全部楼层

thanks very much

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-2-1 16:52:48 | 显示全部楼层

so so !

回复支持反对

使用道具举报

1 ... 7 8 9 101112 13 14 15 ... 30 / 30 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-19 04:40 , Processed in 0.103913 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表