设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › DPLL?[讨论]

返回列表发新帖

查看: 2938|回复: 6

DPLL?[讨论]

发表于 2003-12-23 20:40:23 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请问在设计加减脉冲控制器时如何实现用VHDL？
谢谢！！

控制器, 设计

相关帖子

回复

发表于 2003-12-24 00:42:28 | 显示全部楼层

DPLL?[讨论]

http://www.eetop.cn/cgi-bin/topic.cgi?forum=20&topic=2&show=0
这里可能会有帮助

回复支持反对

发表于 2003-12-24 14:57:49 | 显示全部楼层

DPLL?[讨论]

做一个几分频的？

回复支持反对

楼主| 发表于 2003-12-25 20:31:58 | 显示全部楼层

DPLL?[讨论]

实现１２８倍频．

回复支持反对

发表于 2008-10-22 09:27:59 | 显示全部楼层

高人很多啊！

回复支持反对

发表于 2010-10-13 11:32:48 | 显示全部楼层

daffffffffffffffffffffffffff

回复支持反对

发表于 2010-10-16 18:26:14 | 显示全部楼层

看一下。

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 00:28 , Processed in 0.139576 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表