Quartus II Design Series_Verification_7_1_v1（高级）

leaez · 发表于 2008-11-12 11:53:04

您需要登录才可以下载或查看，没有账号？注册

×

文件Quartus II Design Series_Verification_7_1_v1.ppt包括以下内容：

SDC Timing Constraints
SignalTap II Design Flow
In-System Memory Content Editor
SignalProbe
Chip Planner

weeren · 发表于 2008-11-12 14:11:38

提示: 作者被禁止或删除内容自动屏蔽

jaco.yang · 发表于 2008-11-13 00:53:21

thanks for the sharing!

seaman · 发表于 2008-11-13 20:32:12

thanks for share

mimosa2000 · 发表于 2008-11-17 14:52:28

不知道是不是好的资料腌

nieyangboshi · 发表于 2008-11-17 17:13:54

可以一起研究

armmips · 发表于 2009-1-28 02:56:03

Thanks for sharing

frinos · 发表于 2009-2-15 21:32:14

多谢提供！！！

hsrandy1 · 发表于 2009-2-25 23:02:53

ASDFSDF

bbmiracle · 发表于 2009-5-4 16:03:29

先说xia谢谢在下载

账号		自动登录	找回密码
密码			注册

weeren weeren 当前离线积分 200 头像被屏蔽	发表于 2008-11-12 14:11:38 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
weeren weeren 当前离线积分 200 头像被屏蔽
	回复支持反对举报