设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 串口uart的vhdl，verilog，lattic实现原码，逻辑设计的 ...

1 ... 3 4 5 6 7 8 91011 / 11 页下一页

返回列表发新帖

楼主: lizhenxing007

串口uart的vhdl，verilog，lattic实现原码，逻辑设计的参考资料

发表于 2012-5-17 18:50:01 | 显示全部楼层

看看和我的代码有什么异同

回复支持反对

使用道具举报

发表于 2012-8-2 21:01:23 | 显示全部楼层

回复 1# lizhenxing007
顶起来

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-8-15 09:49:18 | 显示全部楼层

感谢分享，学习中

回复支持反对

使用道具举报

发表于 2012-8-16 23:27:02 | 显示全部楼层

感谢分享

回复支持反对

使用道具举报

发表于 2012-8-29 14:59:04 | 显示全部楼层

good serial code

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-9-2 10:31:24 | 显示全部楼层

下来看看

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2012-10-16 11:04:50 | 显示全部楼层

拿下来学习学习

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-3-10 13:54:13 | 显示全部楼层

谢谢谢谢谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2014-4-9 10:09:54 | 显示全部楼层

是lattice的吗？感谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-8-15 06:22:52 | 显示全部楼层

thanks for the information

回复支持反对

使用道具举报

1 ... 3 4 5 6 7 8 91011 / 11 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-11 02:29 , Processed in 0.061779 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表