设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Synopsys公司的SystemVerilog培训ppt

1 ... 3 4 5 6 789 10 11 12 ... 53 / 53 页下一页

返回列表发新帖

楼主: 0xffff

Synopsys公司的SystemVerilog培训ppt

发表于 2009-6-7 13:43:05 | 显示全部楼层

不錯的東西哦

回复支持反对

发表于 2009-6-9 14:51:52 | 显示全部楼层

excellent

Good, Thanks a lot

回复支持反对

发表于 2009-6-9 16:47:52 | 显示全部楼层

thanks a lot!

回复支持反对

发表于 2009-6-9 17:42:27 | 显示全部楼层

下来看一下！！！！！！！！！！！

回复支持反对

发表于 2009-6-9 22:19:24 | 显示全部楼层

thanks

回复支持反对

发表于 2009-6-11 22:10:13 | 显示全部楼层

:lol

回复支持反对

发表于 2009-6-12 18:48:05 | 显示全部楼层

好东西，多谢楼主！

回复支持反对

发表于 2009-6-13 06:42:02 | 显示全部楼层

thanks

回复支持反对

发表于 2009-6-13 06:45:55 | 显示全部楼层

thanks

回复支持反对

发表于 2009-6-13 09:42:26 | 显示全部楼层

太好了，我看看

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 53 / 53 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 18:59 , Processed in 0.130363 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表