设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 【请教】veriloga 的用什么软件编译，什么仿真 ...

12 / 2 页

返回列表发新帖

楼主: saurymomo

【请教】veriloga 的用什么软件编译，什么仿真

发表于 2011-8-26 14:00:59 | 显示全部楼层

学习了

回复支持反对

发表于 2013-6-4 15:24:35 | 显示全部楼层

回复 6# woyiu

vi编辑器或者vim编辑器。自带的

回复支持反对

发表于 2016-3-4 09:44:04 | 显示全部楼层

受教了

回复支持反对

发表于 2016-3-4 10:02:12 | 显示全部楼层

受教了

回复支持反对

发表于 2016-3-4 10:05:13 | 显示全部楼层

受教了

回复支持反对

发表于 2016-3-4 10:09:28 | 显示全部楼层

受教了

回复支持反对

发表于 2019-11-28 16:32:40 | 显示全部楼层

有cadence的安装教程吗？

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 08:19 , Processed in 0.133264 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表