设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Modelsim、Synplify[1].Pro、ISE 设计全流程.rar

1 2 3 4 567 8 9 / 9 页下一页

返回列表发新帖

楼主: xuefeng1025

Modelsim、Synplify[1].Pro、ISE 设计全流程.rar

发表于 2009-12-2 12:40:16 | 显示全部楼层

jhngjghjj

回复支持反对

发表于 2009-12-2 14:05:14 | 显示全部楼层

hao dongxi

回复支持反对

发表于 2009-12-2 15:43:58 | 显示全部楼层

xiaguole

回复支持反对

发表于 2009-12-2 16:13:54 | 显示全部楼层

谢谢，最近开始研究这些啦

回复支持反对

发表于 2009-12-2 16:15:35 | 显示全部楼层

haodd dddddddddddddddddd

回复支持反对

发表于 2009-12-2 16:24:14 | 显示全部楼层

haode ddddddddddddddddddddd

回复支持反对

发表于 2009-12-5 17:27:51 | 显示全部楼层

??????????????????

回复支持反对

发表于 2010-1-10 10:45:03 | 显示全部楼层

thansk a lot~~~

回复支持反对

发表于 2010-1-10 10:52:36 | 显示全部楼层

1# xuefeng1025

回复支持反对

发表于 2010-3-13 22:15:36 | 显示全部楼层

eetopeetopeetopeetopeetop非常谢谢

回复支持反对

1 2 3 4 567 8 9 / 9 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:37 , Processed in 0.111400 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表