设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › JEDEC-Latch up 测试标准

123 4 5 6 7 / 7 页下一页

返回列表发新帖

楼主: wll0411

JEDEC-Latch up 测试标准

发表于 2009-5-27 19:59:53 | 显示全部楼层

Thanks for sharing!

回复支持反对

发表于 2009-6-12 14:20:47 | 显示全部楼层

Thanks very much!

回复支持反对

发表于 2009-6-12 14:46:47 | 显示全部楼层

see a see

回复支持反对

发表于 2009-7-2 18:45:31 | 显示全部楼层

下来看看!!

回复支持反对

发表于 2009-7-30 07:47:32 | 显示全部楼层

good, thanks.

回复支持反对

发表于 2009-8-1 01:57:53 | 显示全部楼层

thanks for sharing!!!

回复支持反对

发表于 2009-9-9 15:04:05 | 显示全部楼层

正需要呢，雪中送炭

正需要呢，雪中送炭

回复支持反对

发表于 2010-3-13 13:38:11 | 显示全部楼层

看看了

回复支持反对

发表于 2010-3-13 17:10:22 | 显示全部楼层

Not only PE, design engineer should understand latch up as well. latchup is important for IO design, power IC and library designer.

回复支持反对

楼主| 发表于 2010-4-17 21:19:10 | 显示全部楼层

楼上说的太对了.

回复支持反对

123 4 5 6 7 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 21:40 , Processed in 0.105388 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表