DSP5416的IO空间问题？

zhoukkkkbin · 发表于 2008-10-2 19:05:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 cjsb37 于 2013-4-29 09:03 编辑

最近在调试5416芯片，我把地址线的一部分和所以数据线都和FPGA的IO口连上了，而且DSP的一些控制信号也和FPGA连上了。
当我编写DSP从IO口输出高低电平的程序时，发现FPGA怎么也识别不出来有高低电平，好想总是认为常高。在判断DSP的IO口时
FPGA的编程我用的是iostrb控制信号的上升沿，不知道这样对不对。
用示波器测试中发现iostrb产生方波，而数据口取没有波形。
新手上道，谢谢帮助

zhoukkkkbin · 发表于 2008-10-2 21:06:25

自己顶一下。

zhoukkkkbin · 发表于 2008-10-3 13:36:50

怎么没人回答？我测试了一下，发现各个控制信号工作正常，而数据口和地址口都是高电平。
帮帮忙。

zhoukkkkbin · 发表于 2008-10-4 09:24:44

顶，怎么。。。。。

zhoukkkkbin · 发表于 2008-10-4 10:02:06

问题解决了，仔细察看HPI16和HPIENA都被我拉低了，在测试外部IO的时候应该拉高。

zhoukkkkbin · 发表于 2008-10-4 10:04:43

补充一下，在调试中HPIENA是可以拉低的，但是HPI16必须为高电平。

cheery790920 · 发表于 2008-10-6 02:09:06

学习！！

cheery790920 · 发表于 2008-10-6 02:10:14

学习le

adi0215 · 发表于 2009-6-16 20:09:06

顶

znfomiz · 发表于 2009-6-25 04:22:38

这个问题啊

我是这么看的
其实楼主说的也有道理

账号		自动登录	找回密码
密码			注册

[原创] DSP5416的IO空间问题？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

其实楼主说的也有道理

浏览过的版块