设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 串口 UART Verilog 源代码(三个）

1 ... 8 9 10 111213 14 15 16 ... 17 / 17 页下一页

返回列表发新帖

楼主: friday

串口 UART Verilog 源代码(三个）

发表于 2010-9-14 00:58:37 | 显示全部楼层

3QQQQQQQQ

回复支持反对

发表于 2010-11-11 23:06:00 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-11-12 00:05:53 | 显示全部楼层

3xxxx

回复支持反对

发表于 2010-11-12 23:51:40 | 显示全部楼层

Ding.

回复支持反对

发表于 2010-11-18 23:29:16 | 显示全部楼层

学习了，谢谢

回复支持反对

发表于 2010-11-19 10:28:49 | 显示全部楼层

不错啊，下来看看啊

回复支持反对

发表于 2011-5-7 11:15:28 | 显示全部楼层

回复 10# reynold256

thanks!

回复支持反对

发表于 2011-5-26 21:07:45 | 显示全部楼层

下来看看

回复支持反对

发表于 2011-6-20 10:43:40 | 显示全部楼层

谢谢~~支持一个

回复支持反对

发表于 2011-6-21 22:51:13 | 显示全部楼层

学习啦，楼主。

回复支持反对

1 ... 8 9 10 111213 14 15 16 ... 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 05:27 , Processed in 0.127535 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表