应用于带隙基准里的运放在指标上有何特殊要求

yanzhe209 · 发表于 2008-9-22 18:27:42

提示: 作者被禁止或删除内容自动屏蔽

wxy2007 · 发表于 2008-9-23 10:42:23

同问，这个问题我也一直在琢磨

chengyue2006 · 发表于 2009-4-17 13:47:03

增益和相位裕度吧

kuake · 发表于 2009-4-17 14:11:14

同问！自己最近做了个电源电压最小1V的低压带隙基准，可是调了很久管子的尺寸，就是在1V时不够理想，不知道你们一般怎么调带隙基准尺寸的

heweyou · 发表于 2009-4-19 13:16:10

个人感觉运放主要是共模输入范围，

hongmy · 发表于 2009-4-19 17:07:58

BG最重要的两个参数，TC与initial accuracy。而会影响二者的一个主要因素为Vos。如果应用要求严格的话，噪声可能也是一个很受关注的问题。

zhanweisu27 · 发表于 2009-4-19 20:57:25

offset noise ....

大大山 · 发表于 2009-4-19 22:36:16

offset ,psrr and plus

super_im · 发表于 2009-4-27 16:18:29

希望我要找到的就是这个

fjin · 发表于 2009-4-27 18:49:46

同问啊。。

账号		自动登录	找回密码
密码			注册

yanzhe209 yanzhe209 当前离线积分 335 头像被屏蔽	发表于 2008-9-22 18:27:42 \| 显示全部楼层 \|阅读模式提示: 作者被禁止或删除内容自动屏蔽
yanzhe209 yanzhe209 当前离线积分 335 头像被屏蔽	相关帖子 • 前端写code有时序考虑吗？ • LDO 设计出现奇怪的问题 • 急寻Sigma Delta类型ADC、DAC的IC设计高手，进行项目合作 • 厦门-ISSI-矽恩微电子诚聘模拟IC精英-欢迎加盟！ • 高薪聘请数字IC前端设计/验证工程师 • 求助！！蝶形天线设计问题 • 瑷镨瑞思 Junior/Senior Digital Design Engineer(上海) • 按工作年限统计下IC layout薪水 • MSP430单片机外围晶振设计选型及参考方案 • Altera FPGA/CPLD设计（基础篇+高级篇）（第2版）清晰版
	回复举报