设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 最经典Verilog教程《精通Verilog HDL：IC设计核心技术实 ...

1 ... 13 14 15 161718 19 20 21 ... 42 / 42 页下一页

返回列表发新帖

楼主: milano_h

最经典Verilog教程《精通Verilog HDL：IC设计核心技术实例详解》飞思科技产品研发中心

发表于 2009-2-16 23:13:46 | 显示全部楼层

好东西我也来学习一下

回复支持反对

发表于 2009-2-17 12:29:05 | 显示全部楼层

怎么看不到呢？

回复支持反对

发表于 2009-2-17 12:37:05 | 显示全部楼层

看不见？？？

回复支持反对

发表于 2009-2-18 13:55:22 | 显示全部楼层

没有啊

回复支持反对

发表于 2009-2-19 15:09:56 | 显示全部楼层

怎么看不到啊，

回复支持反对

发表于 2009-2-20 23:23:27 | 显示全部楼层

基于LABVIEW的USB接口多路高速数据采集系统的设计.doc

224 KB, 下载次数: 1 , 下载积分: 资产 -2 信元, 下载支出 2 信元

回复支持反对

发表于 2009-2-21 01:57:42 | 显示全部楼层

wwwwwwwwwwwdddddddddddddddd

回复支持反对

发表于 2009-2-22 11:36:28 | 显示全部楼层

什么看不到呢?要回复

回复支持反对

发表于 2009-2-22 15:02:28 | 显示全部楼层

thankyou

回复支持反对

发表于 2009-2-23 04:35:29 | 显示全部楼层

woye kanbu dao

回复支持反对

1 ... 13 14 15 161718 19 20 21 ... 42 / 42 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-23 18:58 , Processed in 0.099943 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表