设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计资料 › 利用Cadence Allegro进行PCB级的信号完整性仿真 ...

12 3 / 3 页下一页

返回列表发新帖

查看: 4725|回复: 28

利用Cadence Allegro进行PCB级的信号完整性仿真

发表于 2008-8-25 23:11:54 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

《利用Cadence Allegro进行PCB级的信号完整性仿真》

利用Cadence Allegro进行PCB级的信号完整性仿真.pdf

196.22 KB, 下载次数: 149 , 下载积分: 资产 -1 信元, 下载支出 1 信元

相关帖子

回复

发表于 2008-8-26 09:43:21 | 显示全部楼层

kankan

回复支持反对

发表于 2008-8-26 09:45:01 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2008-8-27 13:42:30 | 显示全部楼层

谢谢楼主的共享啦.

回复支持反对

发表于 2008-8-27 15:39:25 | 显示全部楼层

回复支持反对

楼主| 发表于 2008-8-28 22:44:49 | 显示全部楼层

自己在顶起来，要不浪费了

回复支持反对

发表于 2008-10-2 00:04:23 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2008-11-23 22:14:39 | 显示全部楼层

感谢分享

回复支持反对

发表于 2008-11-23 22:35:07 | 显示全部楼层

收藏，学习

回复支持反对

发表于 2008-11-23 23:02:31 | 显示全部楼层

一篇文章啊,.谁写的?

回复支持反对

12 3 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 12:36 , Processed in 0.186613 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表