设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 入门级经典《Verilog HDL Synthesis A Practical Primer ...

1 ... 4 5 6 7 8910 11 12 13 ... 52 / 52 页下一页

返回列表发新帖

楼主: saint318

入门级经典《Verilog HDL Synthesis A Practical Primer》中英文版

发表于 2009-6-2 15:06:15 | 显示全部楼层

adfadfadf

回复支持反对

发表于 2009-6-2 20:06:06 | 显示全部楼层

Verilog HDL Synthesis A Practical Primer

回复支持反对

发表于 2009-6-2 20:11:02 | 显示全部楼层

不错，支持一下！

回复支持反对

发表于 2009-6-10 10:12:42 | 显示全部楼层

thank you very much

回复支持反对

发表于 2009-6-30 16:14:49 | 显示全部楼层

ttalaskdflasdkfsdalkf

回复支持反对

发表于 2009-6-30 16:25:53 | 显示全部楼层

ajkdsfkalsjdf

回复支持反对

发表于 2009-6-30 16:28:38 | 显示全部楼层

adsfasfl;askdjfals;kdf

回复支持反对

发表于 2009-7-6 11:28:46 | 显示全部楼层

thank you verymuch!!!!

回复支持反对

发表于 2009-7-6 11:32:37 | 显示全部楼层

Go on---go_on for download the book!!!

回复支持反对

发表于 2009-7-6 11:35:48 | 显示全部楼层

9797979797979797977777777777777799999999999999977777777777777777777

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 52 / 52 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 15:14 , Processed in 0.136841 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表