设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 入门级经典《Verilog HDL Synthesis A Practical Primer ...

1 ... 24 25 26 272829 30 31 32 ... 51 / 51 页下一页

返回列表发新帖

楼主: saint318

入门级经典《Verilog HDL Synthesis A Practical Primer》中英文版

发表于 2010-6-21 16:23:12 | 显示全部楼层

贵了点啊

回复支持反对

发表于 2010-6-21 16:24:04 | 显示全部楼层

good ones

回复支持反对

发表于 2010-6-21 16:26:28 | 显示全部楼层

good ones

回复支持反对

发表于 2010-6-21 16:43:02 | 显示全部楼层

还好有中文

回复支持反对

发表于 2010-6-21 19:38:49 | 显示全部楼层

多谢了呵呵

回复支持反对

发表于 2010-6-21 21:36:51 | 显示全部楼层

下載看一下。 10# 0xffff

回复支持反对

发表于 2010-6-21 21:48:24 | 显示全部楼层

謝謝！

回复支持反对

发表于 2010-6-21 22:04:15 | 显示全部楼层

感謝分享

回复支持反对

发表于 2010-6-21 22:08:15 | 显示全部楼层

感謝分享

回复支持反对

发表于 2010-6-23 10:44:55 | 显示全部楼层

好东西，收藏了

回复支持反对

1 ... 24 25 26 272829 30 31 32 ... 51 / 51 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-21 06:37 , Processed in 0.018872 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表