设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 入门级经典《Verilog HDL Synthesis A Practical Primer ...

1 ... 15 16 17 181920 21 22 23 ... 52 / 52 页下一页

返回列表发新帖

楼主: saint318

入门级经典《Verilog HDL Synthesis A Practical Primer》中英文版

发表于 2009-12-31 13:38:15 | 显示全部楼层

支持一下~~~~~！！！

回复支持反对

发表于 2009-12-31 14:43:10 | 显示全部楼层

谢谢楼主共享！！！！

回复支持反对

发表于 2009-12-31 15:24:47 | 显示全部楼层

谢谢，楼主好人

回复支持反对

发表于 2010-1-2 14:57:18 | 显示全部楼层

thanks

回复支持反对

发表于 2010-1-2 21:45:11 | 显示全部楼层

很好的资源

回复支持反对

发表于 2010-1-10 08:52:32 | 显示全部楼层

good thx !!!!!!!!!!

回复支持反对

发表于 2010-1-10 08:54:48 | 显示全部楼层

good thx (2) !!!!!!!!!!

回复支持反对

发表于 2010-1-15 13:32:03 | 显示全部楼层

3x，good boy

回复支持反对

发表于 2010-1-23 19:16:29 | 显示全部楼层

谢谢楼主啦，顶一下！

回复支持反对

发表于 2010-1-23 19:22:09 | 显示全部楼层

Thanks for sharing! lz!

回复支持反对

1 ... 15 16 17 181920 21 22 23 ... 52 / 52 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 18:40 , Processed in 0.096342 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表