设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 北大的verilog及设计流程的一个教程.pdf

1 2 34 / 4 页

返回列表发新帖

楼主: no339

北大的verilog及设计流程的一个教程.pdf

发表于 2009-5-23 09:22:59 | 显示全部楼层

超级感谢

回复支持反对

发表于 2009-5-23 11:16:16 | 显示全部楼层

可惜没有视频教程啊

回复支持反对

发表于 2009-5-23 12:46:20 | 显示全部楼层

下载看看怎么样

回复支持反对

发表于 2009-5-23 18:22:12 | 显示全部楼层

看一下，谢谢分享

回复支持反对

发表于 2009-11-16 16:37:29 | 显示全部楼层

学习一下

回复支持反对

发表于 2009-11-17 14:43:16 | 显示全部楼层

随例看看。

回复支持反对

发表于 2009-11-29 08:52:22 | 显示全部楼层

学习中，谢谢！

回复支持反对

发表于 2021-4-30 16:52:47 | 显示全部楼层

不错哦。。下下来研究

回复支持反对

发表于 2025-2-17 00:55:11 | 显示全部楼层

谢谢下载

回复支持反对

1 2 34 / 4 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 21:11 , Processed in 0.130900 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表