设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 状态机的经典教材FSM-Based Digital Design Using Veril ...

1 ... 39 40 41 424344 45 46 47 / 47 页下一页

返回列表发新帖

楼主: like027

状态机的经典教材FSM-Based Digital Design Using Verilog HDL

发表于 2015-9-18 13:01:45 | 显示全部楼层

下了学习学习

回复支持反对

发表于 2015-11-15 14:48:28 | 显示全部楼层

好東西感謝分享

回复支持反对

发表于 2015-11-16 14:24:28 | 显示全部楼层

一个状态机都能写出几百页的书，那这书就得好好看看写了啥了

回复支持反对

发表于 2015-11-16 18:26:49 | 显示全部楼层

谢谢分享。顶顶顶顶

回复支持反对

发表于 2015-11-17 03:02:19 | 显示全部楼层

thnx!

回复支持反对

发表于 2015-12-2 03:19:07 | 显示全部楼层

thnx!

回复支持反对

发表于 2015-12-2 14:04:40 | 显示全部楼层

好东西，感谢分享!!!

回复支持反对

发表于 2015-12-2 16:22:36 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2015-12-21 15:17:11 | 显示全部楼层

刚好要用到，下来学习一下~~

回复支持反对

发表于 2016-2-18 13:11:55 | 显示全部楼层

感謝分享thank you so much

回复支持反对

1 ... 39 40 41 424344 45 46 47 / 47 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 22:14 , Processed in 0.120750 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表