设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › Verilog HDL数字设计与综合（第二版）

1 ... 11 12 13 141516 17 18 19 ... 33 / 33 页下一页

返回列表发新帖

楼主: LIFLASH

Verilog HDL数字设计与综合（第二版）

发表于 2009-1-12 10:33:09 | 显示全部楼层

宝典宝典收藏了

回复支持反对

发表于 2009-1-16 22:39:40 | 显示全部楼层

希望有用.

回复支持反对

发表于 2009-1-17 13:22:12 | 显示全部楼层

thank you

回复支持反对

发表于 2009-1-21 11:04:39 | 显示全部楼层

gjbh.hb hjkh

回复支持反对

发表于 2009-1-23 01:22:24 | 显示全部楼层

好

回复支持反对

发表于 2009-1-23 01:23:49 | 显示全部楼层

good ! thanks

回复支持反对

发表于 2009-1-23 01:25:16 | 显示全部楼层

thanks !you are a nice guy

回复支持反对

发表于 2009-2-8 09:37:29 | 显示全部楼层

谢谢，不过，是超星的文件。

回复支持反对

发表于 2009-2-11 03:38:13 | 显示全部楼层

好资料啊

要好好学习一下，这个学期学习verilog

回复支持反对

发表于 2009-2-16 21:42:22 | 显示全部楼层

谢谢楼主了。。。

回复支持反对

1 ... 11 12 13 141516 17 18 19 ... 33 / 33 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 11:42 , Processed in 0.146385 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表