设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog设计与验证第6章-如何写好状态机下载 ...

1 234 5 / 5 页下一页

返回列表发新帖

楼主: 285940684

[转贴] verilog设计与验证第6章-如何写好状态机下载

发表于 2009-6-15 14:05:57 | 显示全部楼层

的顶顶顶顶顶顶顶顶顶顶顶顶顶的

回复支持反对

发表于 2009-6-15 14:54:25 | 显示全部楼层

thanks a lot!

回复支持反对

发表于 2009-6-19 17:27:23 | 显示全部楼层

hui fu yige kan kan

回复支持反对

发表于 2009-6-30 10:28:49 | 显示全部楼层

:)

回复支持反对

发表于 2009-7-1 14:58:30 | 显示全部楼层

thanks

回复支持反对

发表于 2009-7-9 17:50:18 | 显示全部楼层

:lol

回复支持反对

发表于 2009-9-18 16:03:35 | 显示全部楼层

xiexie fengxiang

回复支持反对

发表于 2009-9-18 16:19:57 | 显示全部楼层

看看！！！

回复支持反对

发表于 2009-9-18 16:49:00 | 显示全部楼层

看看!!

回复支持反对

发表于 2009-9-25 20:53:29 | 显示全部楼层

谢谢楼主分享

回复支持反对

1 234 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 16:11 , Processed in 0.124179 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表