设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL Golden Reference Guide(英文版+中文版）（ ...

1 2 3 456 7 / 7 页下一页

返回列表发新帖

楼主: Undead_Pheonix

Verilog HDL Golden Reference Guide(英文版+中文版）（目前做好的Verilog HDL资料）

发表于 2010-11-30 21:05:47 | 显示全部楼层

还算好

回复支持反对

发表于 2010-12-8 11:15:44 | 显示全部楼层

回复支持反对

发表于 2010-12-15 11:12:04 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-12-15 11:21:00 | 显示全部楼层

感谢~~~~~·

回复支持反对

发表于 2010-12-15 13:26:10 | 显示全部楼层

下载了，谢谢楼主!

回复支持反对

发表于 2010-12-15 13:27:53 | 显示全部楼层

下载了，谢谢楼主 !

回复支持反对

发表于 2010-12-15 13:28:48 | 显示全部楼层

thanks

回复支持反对

发表于 2010-12-15 14:16:32 | 显示全部楼层

呵呵谢谢啊，好资料

回复支持反对

发表于 2011-1-16 23:38:57 | 显示全部楼层

太好了! 感謝你的分享~~

回复支持反对

楼主| 发表于 2011-1-17 13:45:03 | 显示全部楼层

不错，这么多人下啊，谢谢大家了

回复支持反对

1 2 3 456 7 / 7 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-13 22:14 , Processed in 0.140835 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表