请教关于PLL的控制电压稳定性问题。

kool

仿真了一个LC VCO的电荷泵PLL，环路滤波器的参数是：Ｒ＝４０Ｋ，ｃ１＝２２１pＦ，ｃ２＝３１pＦ。　VCO中可变电容为2.5pF左右。
结果由于在瞬态时，VCO两端变容管的电容值不一致，同时VCO的正反两相信号的偶次谐波存在。VCO的正反两相信号会通过变容管耦合到控制端上，使控制端电压即时在PLL稳定状态下也会有较大的抖动（在一个平衡值上下波动，大概为15mV) 。

请问对于应该如何减小这个电压的波动，使其波动达到零点几毫V的范围呢？

intercon

据说在PLL 中为了稳定电压要用LDO ，希望有经验的大虾给我们解惑

kool

   

原帖由 intercon 于 2008-7-23 01:48 发表

                               
登录/注册后可看大图

据说在PLL 中为了稳定电压要用LDO ，希望有经验的大虾给我们解惑

你说的稳定电压应该主要在VCO中吧，一般为了使VCO的震荡频率不受电源噪声的影响而要用一个voltage　regulator。 但是没看到用LDO的。也不知道regulator和LDO有啥区别。

但是我现在的问题不是这个，主要是仿真PLL，结果由于VCO的输出波形中偶次谐波分量的存在以及VCO中两个变容管瞬时电容不相等，会使VCO的正反相信号通过变容管耦合到VCO的控制端，使PLL即使在锁定状态下，VCO的控制端电压也出现了15mV左右的电压波动。我现在想把这个电压波动减小到0.3mV左右，不知道该怎样才能实现？

zaitian80

假如在控制端增加电容负载50倍是否会有效果？

kool

   

原帖由 zaitian80 于 2008-7-23 15:17 发表

                               
登录/注册后可看大图

假如在控制端增加电容负载50倍是否会有效果？

这个肯定是可以减小电压波动的。但是考虑到集成的因素，电容不能再加大了。

intercon

你的VCO是交藕振荡器吧，最好能把图传上来看看，这样直观些

phase2000

maybe add cap between the positive and negtive output signal

ilikeeatingcake

很好的问题，这个问题真的很难！
我以前真的没有意识到还有这种问题，多谢啊！

1.增大电容肯定能够解决问题，但是这要和面积折中。

2.适当减小振荡摆副，也就是使这种由于振荡电压不匹配而产生的偶次谐波影响降低
   减小振荡幅度会增加jitter。因此这种方案需要和jitter折中。

3.降低Kvco，使由于共模控制电压变化而引起的频率变化降到最低，
   这种方法会减小电压控制范围，尤其在Tr corner&Temp变化时，大的控制范围必然导致很高的Kvco。

就想出这么一点点，建议三种同时使用，也许都可以解决一点吧。

毕竟想提高某种性能，牺牲其他性能在所难免。

再查一查有没有好的结构，也许这个问题已经被解决了啊。

Best regards!

zaitian80

有没有可能采用解决开关电容电荷注入的方法来解决这个问题？
人为的加一些反相耦合信号到控制端

或者把控制端的电容改跨接到一个放大器的输入输出端，构成Miller组态，不过这个要注意直流工作点和电容非线性

zaitian80

   

原帖由 phase2000 于 2008-7-24 09:16 发表

                               
登录/注册后可看大图

maybe add cap between the positive and negtive output signal

好主意，降低振荡器的peak-to-peak值，由后极放大器实现放大