[求助]一个时序如何得到

arena

[这个贴子最后由arena在 2003/11/12 11:35am 第 1 次编辑]

在一个设计中，要求得到一个使能信号的最后两个字节的位置，如图CRC_SCOPE的波形，其它信号已知。要求信号的延迟在5个clk cycles之内，且用VHDL写出。要求能适应上图和下图的时序。
下图的大家通常都这么得到的，但是对于上图就不灵了。拜托各位高手帮帮忙

arena

上图的时序中帧使能信号VAL距离EOP之间的时钟周期是3个,也可能很多，即不止3个。此时如何得到其最后的两个字节的包络呢？
急呀！给个思路。谢谢啦

lizhen7799

把它分成几个状态，用状态机在几个状态里赋值就行了吧

bravelu

[这个贴子最后由bravelu在 2003/11/12 12:23pm 第 1 次编辑]

直接在eop有效时将VAL 和 VAL_d1的值打入2bit寄存器，再串行移出。

arena

   

下面引用由bravelu在 2003/11/12 11:59am 发表的内容：
直接在eop有效时将VAL 和 VAL_d1的值打入2bit寄存器，再串行移出。

按照大侠的思路好像得不到上图的波形吧。可否说的详细点？

bravelu

是我理解错你的要求了。我以为你的意思是eop有效才算使能信号的结束点。
想问一下，上面那个图val共使能了三次，是不是这三次的最后两字节都要记录下来？为什么你的图里面crcscope只有两次波形?

arena

[这个贴子最后由arena在 2003/11/12 12:51pm 第 1 次编辑]

不好意思，我没有表达清楚我的问题。
我之所以画了上图和下图主要是想用下图说明我们一般的做法，即我们通常把VAL帧包络信号延迟两次，然后用 （NOT VAL) and val_d2就能得到VAL的最后两个字节的包络。
但是对于上图的VAL波形，我们就不能用这种方法了。EOP标示的是一个帧的结尾，SOC标示一个帧的开始，VAL表示帧有效的包络，但是VAL不连续。为了得到其最后的两个字节的位置(crc_scope)，好像不是很好得到。
crc_scope在一个完整的帧里面只需取一次，即帧的结尾及其之前的一个有效位。

一声叹息

你可以先利用代使能端的D触发器将输入信号变换为一个中间信号形式。然后再用通常的方法处理。我猜想你可能要对CRC校验然后去除CRC。一般在你的那种应用环境中后级都有一个FIFO，你可以将某些功能利用FIFO完成。我没有经过仔细考虑，仅供参考。

arena

这是一个与ATM UTOPIA的接口。你说的没错，是要把CRC去除，由于SAR要求64字节就要暂停一次，所以才会有VAL的中间暂停的现象。我画出的VAL波形已经是经过FIFO之后的了。所以那个VAL是固定的，不能在转换成我们通常的波形了。所以很不好处理。

一声叹息

既然是SAR，那入口的信元应该是被分类放入不同的缓冲区内。那么在仅缓冲区时去除CRC可不可以呢？没作过SAR，仅供参考。