设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › UCLA的PLL博士论文：low-power low-jitter on-chip cloc ...
1 ...34567891011下一页
返回列表 发新帖
楼主: xjjx2005

UCLA的PLL博士论文：low-power low-jitter on-chip clock generation

[复制链接]
发表于 2019-3-3 19:33:30 | 显示全部楼层
好文章
回复 支持 反对

使用道具 举报

发表于 2019-4-11 06:37:23 来自手机 | 显示全部楼层
谢谢
回复 支持 反对

使用道具 举报

发表于 2019-4-11 07:43:46 | 显示全部楼层
Good.
回复 支持 反对

使用道具 举报

发表于 2019-4-14 22:18:26 | 显示全部楼层
学习一下
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2019-4-15 15:12:39 | 显示全部楼层
Adaptive bandwidth DLL’s and PLL’s using regulated Supply CMOS buffers
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

jeffej
发表于 2019-4-19 10:23:04 | 显示全部楼层
good thesis ~!!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2019-4-23 19:22:41 | 显示全部楼层
tks tks tks
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-2-3 11:41:10 | 显示全部楼层
谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2020-2-4 06:24:52 | 显示全部楼层
顶。多谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-2-6 01:24:26 | 显示全部楼层
谢谢楼主！
回复 支持 反对

使用道具 举报

下一页 »
1 ...34567891011下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-10 18:09 , Processed in 0.128682 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表