CMOS带隙基准源电路设计的一个问题

rauljin · 发表于 2008-11-23 21:02:22

just for multi number

xwlpxc · 发表于 2008-12-3 19:09:57

有收获
呵呵

lwjbh · 发表于 2008-12-3 22:02:53

smic18的model有5*5 10*10等面积的PNP，需要选择，根据匹配性和相位裕度等参数要求选择

juliansky · 发表于 2008-12-3 23:20:27

原帖由 amazehe 于 2008-7-9 14:16 发表

 登录/注册后可看大图

楼上几位说得似乎不太准确，cadence中三极管面积一项代表的是这个三极管由几个基本单元组成的，而这些基本单元的面积是由foundry提供的，只需要填写正确的模型名就行了。如“area”一项设置为8，那么相当于有8个三极 ...

这个应该是正解吧

shikaicool · 发表于 2011-5-13 18:59:01

studing

账号		自动登录	找回密码
密码			注册

CMOS带隙基准源电路设计的一个问题

浏览过的版块